台積電によると、N 2 PとN 2 X IPは、顧客が設計可能な性能を強化した2 nmチップを準備しているという

不正经的工程师

【台積電によると、N 2 PとN 2 X IPはすでに顧客が設計可能な性能強化された2 nmチップを準備している】台積電は欧州オープンイノベーションプラットフォームフォーラムで、電子設計自動化（EDA）ツールと第三者IPモジュールは台積電性能強化型のN 2 PとN 2 Xプロセス技術（2ナノメートル級）の準備ができていると発表した。これは、さまざまなチップ設計メーカーが現在、GAAトランジスタアーキテクチャと低抵抗キャパシタの利点を利用して、台積電気の第2世代2 nmステージ生産ノードに基づいてチップを開発できることを意味している。現在、CadenceとSynopsysのすべての主要なツール、およびSiemens EDAとAnsysのシミュレーションとエレクトロマイグレーションツールは、電気を蓄積するN 2 P製造プロセスの準備ができています。